Однокристальний мікропроцессор

Главная » Каталог статей » Статьи на украинском » Мікропроцесори » Однокристальний мікропроцессор

processor

На рисунку представлена структура МП яка містить три магістралі:

1. інформаційну 8-розрядну трьохстабільну двонапрямлену шину даних (ШД) D7-D0

2. адресну 16-розрядну трьохстабільну однонапрямлену шину адреси (ША) А15-А0

3. шину управління (ШУ) яка містить 4 вхідні і 6 вихідних ліній зв’язку

Обмін даними всередині МП виконується по 8-розрядній ШД і через двонапрямлений мультиплексор MX1. АЛП використовується для виконання всіх арифметичних, логічних операцій. Акумулятор А є джерелом одного з операндів при виконанні бінарних операцій і приймачем результату з АЛП. Буферні регістри ВА і ВР(Т) використовуються для прийому і збереження даних під час виконання команди. До регістру ознак РП(F) входять п’ять тригерів: тригер знаку результату S, тригер нульового результату Z, тригер допоміжного переносу C′, тригер парності Р, тригер переносу С.

Десятковий коректор ДК призначений для корекції результату при виконанні операцій над десятковими числами.

Блок регістрів БР призначений для збереження і видачі інформації яка бере участь у процесі виконання програми. БР складається з статичної пам’яті з довільним доступом у вигляді таких 16-розрядних регістрів:

1. регістрів загального призначення РЗП: DC, DE, HL

2. регістра тимчасового збереження WZ

3. покажчика стеку ПС

4. лічильника команд ЛК

5. регістра адреси РА

Крім того у БР входять два мультиплексори MX1 і MX2 і схема інкремент/декремент I/D.

РЗП DC, DE, HL можна використовувати як 6 окремих 8-розрядних програмно-доступних регістрів D, C, D, E, H, L для тимчасового збереження проміжних результатів. Крім того пари регістрів DC, DE, HL можна використовувати як 3 16-розрядних програмно-доступних регістра для збереження адреси. Програмно недоступний WZ використовується для прийому і тимчасового збереження другого і третього байтів команди і передачі в регістр адреси або в регістр.

РА призначений для прийому інформації з інших регістрів і передачі її на буфер адреси або на схему I/D.

Схема інкремент/декремент I/D дозволяє збільшити або зменшити на 1 зміст РЗП ПС і ЛК без залучення АЛП що спрощує адресацію.

ЛК використовується для прийому і збереження 16-розрядної адреси наступної команди. ЛК може завантажуватися вмістом регістра HL або другим і третім байтами команди.

16-розрядний покажчик стеку ПС призначений для прийому і збереження адреси комірки стеку до якої було останнє звертання.

Стек призначений для тимчасового збереження вмісту РЗП, акумулятора А, регістра ознак РП і лічильника команд ЛК при переході до підпрограм. Мультиплекор MX1 призначений для передачі інформації між внутрішньою ШД і блоками БР, мультиплекор МХ2 – для передачі інформації з ЛК і ПС до РА.

Регістр команд РК призначений для прийому коду операції команди і збереження коду під час виконання команди.

Дешифратор ДшК розшифровує код операції команди і приймає участь у формуванні мікрокоманд.

Оставьте комментарий к статье